Technique et science informatiques
Sommaire Volume 29 – n° 2/2010
ARCHITECTURE DES ORDINATEURS
153 Éditorial–MARC DAUMAS,NATHALIE DRACH-TEMAM
157 Architecture d’un processeur multiflot orienté temps-réel Architecture of a real-time aware SMT processor
JONATHAN BARRE,CHRISTINE ROCHANGE,PASCAL SAINRAT
179 Service de reconfiguration prédictif pour plateforme multicœur hétérogène Predictive reconfiguration management for heterogeneous multicore platform
STÉPHANE CHEVOBBE,STÉPHANE GUYETANT,MEHDI DAROUICH
201 Implantation d’un décodeur H.264 sur plateforme multiprocesseur avec gestion énergétique
Implementation of a H.264 decoder on a multiprocessor platform with power management
SÉBASTIEN BILAVARN,CÉCILE BELLEUDY,MICHEL AUGUIN, THIBAULT DUPONT,ANNE-MARIE FOUILLIART
225 Processeur vidéo programmable pour la téléphonie mobile.
eISP, une architecture de calcul très basse consommation à faible empreinte silicium pour le traitement vidéo HD
Programmable video processor for smart phone. eISP: a low power, small footprint architecture for HD video processing
MATHIEU THEVENIN,MICHEL PAINDAVOINE,LAURENT LETELLIER
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com