Electronique des Systèmes d Acquisition

(1)

Electronique des Systèmes d’Acquisition

Patricia Desgreys, TELECOM ParisTech

CONVERSION ANALOGIQUE NUMERIQUE Patricia Desgreys

Sample

and Hold ADC Signal

processing

DAC Recovered

analog signal

x(t) x*(t) {an} {bn} y*(t) y(t)

(2)

La conversion analogique numérique

Définition, Échantillonnage

CAN à approximations successives CAN algorithmiques

CAN flash

Conversion à largeur d’impulsion modulée

Technique du sur échantillonnage et conversion 

ADC performance: State-of-the-art

(3)

Définition

 ₂

^N ¹ ^N ¹

₂

^N ² ^N ² ^...

₂

¹ ¹

₂

⁰ ⁰



S ^ q ^

b

^ ^ ^

b

^ ^ ^

b

^

b

^e

Signal analogique

CAN

d’entrée S

Code numérique de sortie b_N-1…b₀

quantum q

Nécessité d’un circuit échantillonneur bloqueur

(4)

Échantillonnage

       

^^

   





















ⁿ

n

e e

n

e

t x t t nT x nT t nT

x  

       

^^

 























ⁿ

n

e e

n

e e

e

X f nF

nF T f

f T X

f

X 1  1

0 +B -B

f

+Fe +2Fe

-Fe

Xe(f)

Filtre anti repliement :

20 log10

2

dB e

c

n Att

F F

  

 

 

  ¹

²^e

e

n j nt

T T

e n

t e

T





^



 

(5)

Conversion « type Nyquist »

Filtre

passe-bas Quantification

Fe

échantillonnage blocage

x(t) x[i] y[i]

x y

Quantification uniforme

(6)

Equation caractéristique

analogique référence

V   N V  e

Code Tension de référence

Erreur de quantification

2 2

e q

q   



q : pas de quantification

N : code numérique sur n bits : { b_n-1, ..., b₀} n : résolution du convertisseur

n n

n

b b

N b

2 2

2

0 2

2

1

  



^ ^



n référence

q V

 2

(7)

Erreur de quantification

x y

x : entrée analogique y : code de sortie

x Erreur de

quantification

-q/2 +q/2

P(e) 1/q

+q/2

-q/2 e

(8)

La conversion analogique numérique

Définition, Échantillonnage

CAN à approximations successives

CAN algorithmiques CAN flash

Conversion à largeur d’impulsion modulée

Technique du sur échantillonnage et conversion 

ADC performance: State-of-the-art

(9)

V_réf

V_E

0

b₄ b₃ b₂ b₁ b₀

CAN à approximations successives

V_E

CNA

b₀

b_N-1 comparateur

Logique

V_réf

(10)

CAN à approximations successives

V_E

CNA

b₀

b_N-1 comparateur

Logique

V_réf

Inconvénient :convertisseurs lents

Avantages : bonnes performances prix peu élevé

(11)

Le diviseur capacitif

V_e

C₁

C₂ V_s

2 1

1 e

s

C C

C V

V

 

Avantages : La consommation est fortement réduite puisque aucun courant DC ne circule dans le diviseur.

Les comportements DC et AC peuvent être contrôlés indépendamment.

11

(12)

Le diviseur capacitif

V_e

C₁

C₂ V_s

2 1

1 e

s

C C

C V

V

 

Avantages : La consommation est fortement réduite puisque aucun courant DC ne circule dans le diviseur.

Les comportements DC et AC peuvent être contrôlés indépendamment.

Inconvénient : Les diviseurs capacitifs sont fortement sensibles aux capacités parasites

C

p

p 2

1

1 e

s

C C

C

C V

V



 

12

(13)

CAN à redistribution de charges

C/4 C/4

C/2 C

Ve Vréf

vers registre

1. Mode échantillonnage

V_x=0

(14)

CAN à redistribution de charges

C/4 C/4

C/2 C

Ve Vréf

vers registre

V_x=0 2. Mode maintien

V_x= -Ve

(15)

CAN à redistribution de charges

C/4 C/4

C/2 C

Ve Vréf

vers registre

V_x=0 V_x= -Ve 3. Test MSB vers LSB

V_x= Vréf/2 -Ve

(16)

CAN à redistribution de charges

C/4 C/4

C/2 C

Ve Vréf

vers registre

V_x=0 V_x= -Ve

V_x= Vréf/2+ Vréf/8 -Ve

A la fin, V_x est plus petite qu’un LSB

Convertisseur insensible aux capacités parasites

La charge 2CVe initialement distribuée sur toutes les capacités a été ‘redistribuée’ sur les seules capacités reliées à Vréf.

(17)

CAN algorithmique

V_réf

V_E

0

b₁ b₂ b₃ b₄ b₅

où b_i est égal à 1

réf N

1 i

i i

E b .2 V

V 



 

 

 



si R_i  0 b_i = 1 sinon

b_i = -1 fin

R₁ = V_E R_i+1 = 2 R_i - b_i V_réf

b₁=1 b₂=1 b₃=-1 b₄=1 b₅=-1 R₁=5.25 R₂=2.5 R₃=-3 R₄=2 R₅=-4

 

_^

  

 

 

i 1

j j réf

j 1

i 1

i 2 R 2 b V

R

 

réf i 1

1

j j

j

i V

b R 2

lim 

















(18)

CAN algorithmique

si R_i  0 b_i = 1 sinon

b_i = -1 fin

R₁ = V_E R_i+1 = 2 R_i - b_i V_réf

 

_^

  

 

 

i 1

j j réf

j 1

i 1

i 2 R 2 b V

R

 

réf i 1

1

j j

j

i V

b R 2

lim 

















Avantages : faible consommation faible surface occupée

Inconvénient : faible vitesse de conversion Résolution : 13 à 14 bits

(19)

CAN algorithmique

S / H + x 2

- V

_E

V r e f / 2

Horloge

V r e f / 2 -

Plus importante source d’erreur : gain non idéal de l’étage de multiplication par deux

(20)

La conversion analogique numérique

CAN à approximations successives CAN algorithmiques

CAN flash

(21)

Conversion AN rapide

Fréquences d’échantillonnage recherchées : qq. 10MS/s à qq. 1 GS/s (à qq.

10GS/s)

Applications : télécommunications, vidéo, imagerie médicale, radars, analyseurs de réseaux.

nécessité d’une conversion parallèle en un seul cycle d’horloge

Les seuls convertisseurs qui fonctionnement vraiment en un cycle d’horloge sont les convertisseurs flash.

D’autres convertisseurs (convertisseurs semi-flash, convertisseurs pipeline) combinent des convertisseurs flash faible résolution et des architectures algorithmiques pour diminuer la consommation au prix de 2 ou 3 cycles d’horloges.

(22)

CAN flash

Encodeur

Vréf V_E

b₀ b₁ b₂

Vréf/16

000 3Vréf/16

001 5Vréf/16

010 7Vréf/16

011 9Vréf/16

100 11Vréf/16

101 13Vréf/16

110 111

V_E N

Avantage : pas d’échantillonneur bloqueur

 plus de rapidité.

Inconvénient : un banc de comparateurs

 consommation et distorsion non linéaire.

Puisque la capacité d’entrée très élevée (qq. 10 pF) des comparateurs est couplée à l’impédance du générateur d’entrée et que la fréquence du signal d’entrée est élevée, des courants importants circulent dans les terminaux d’entrée des

comparateurs.

R 2R 2R 2R 3R

(23)

CAN semi-flash

V i n S / H F l a s h 5 b i t s

C o n v . D - A 5 b i t s

F l a s h 5 b i t s

b₉. . . . b₅ ₊

Avantage : diminution de la surface, de la consommation et de la capacité d’entrée.

Résolution :  10 bits

Inconvénient : diminution du taux d’échantillonnage.

TE : qq. 10 MS/s

b₄. . . . b₀ b₉. . . . b₀

(24)

Architecture Pipeline

E/B

CAN CNA

-

+

2^M V_e

Id Id

Gain de l’étage

Registre M

Registre

M M

Registre

Mot de sortie sur 3M bits

Avantage : augmentation de la résolution (14-16 bits) sans diminution du taux de conversion (qq. 10 MS/s) en limitant surface occupée et consommation

(25)

Architectures à résolution limitée

Pour tous ces types de convertisseurs, la précision est limitée par la dispersion sur les composants. Avec une technologie CMOS standard, la dispersion sur les capacités ou résistances intégrées limitent la précision à 10-12 bits (+2 si ajustement laser).

Type de CAN Performances avantages inconvénients Approximations

successives

10 à 12 bits qq. 1 MHz

Faible coût Faible vitesse de conversion Algorithmique ou

cyclique

12 à 14 bits qq. 1 MHz

Faible consommation Faible surface occupée

Faible vitesse de conversion Flash 5 à 6 bits

qq. 1 GHz

Très rapide Forte

consommation Semi-flash 12 à 14 bits

qq. 100 MHz

Consommation, surface occupée et vitesse de conversion moyennes Pipeline 14 à 16 bits

qq. 100 MHz

Bonne résolution,

Faible consommation pour 10 bits

(26)

La conversion analogique numérique

CAN flash

Conversion à largeur d’impulsion modulée

(27)

La conversion à largeur d’impulsion modulée

Les convertisseurs à rampe exploitent la relation linéaire qui existe entre l’amplitude et le temps via la constante de temps caractéristique des

intégrateurs.

0



_N ₁ ₁ ₀



_H

réf

S b ...b b T

RC

V  V _

CNA

MT_H

0

CAN

MT_H

V_E Un compteur mesure M périodes

d’horloge avant que la rampe ne rencontre le signal d’entrée

Avantage :



La linéarité peut être élevée (18 bits)

Inconvénients :



Les résistances et les capacités linéaires ne sont pas intégrables.



Le temps de conversion est trop long Exemple : résolution 16 bits  2¹⁶=65536 cycles d’horloges

audio stéréo 44 kHz  F_H = 2,88 GHz

(28)

CAN à double rampe

-V_E

V_X

Logique de contrôle

Compteur binaire

Sorties numériques Décl./Arrêt

Horloge

R

C

Vréf

V_M1 V_M2 V_M3

Intégration de -V_E Intégration de V_réf V_X

t 1

2 1 2

. .

E M

E réf

réf M

V V T RC N

V V

V N

V T

RC

    

 



Insensibilité à la valeur de RC

Insensibilité à l’offset du comparateur

Filtrage passe-bas de V_E: insensibilité au bruit

(29)

La conversion analogique numérique

CAN flash

Technique du sur échantillonnage et conversion 

ADC performance: State-of-the-art

(30)

Bruit de quantification

e q

q P

de

q e  

 

^

12

1

₂ ²

2 2



2



^



^/²

2 / Fe

Fe e

e

dsp df

P

2

e e

dsp q

 12 F

0 +B -B

f

+Fe +2Fe

-Fe

Xe(f) p(e)

1/q

+q/2

-q/2 e

(31)

Effet du sur-échantillonnage

0 +B -B

f

+Fe +2Fe

-Fe

Xe(f) ²

e

q 12 F

0 +B -B

f +Fe₂/2 +Fe₂

-Fe₂/2

Xe(f) ²

e 2

q 12 F

e e

e

F F

F 

₂

 2 

(32)

Rapport signal/bruit (1)

Signal sinusoïdal :

^x   ^t ^ ^a ^ ^sin  ² ^ ^f

_s

^t 

2 a

2

P

_x



1 2

2

₀





_n

 a q

  ^OSR

a a P

SNR P

ⁿ

u b e

x

20 log 20 log 2 1 10 log

2 log 3 10 log

10

0 .

.







 







 



 

s s

2 2

F

e bande utile F e s

e

q q

P dsp df 2 F

12 F 12 OSR



 



  

F_Nyquist

(33)

Rapport signal/bruit (2)

Hypothèses :

1 2

2

0





n L

que tel

n OSR

a a

 

n L

P SNR P

u b e

x

dB

      





 



 10 log  1 , 76 6 , 02 3 , 01

. .

Il faut quadrupler la fréquence d’échantillonnage pour gagner l’équivalent d’un bit de quantification.

(34)

CAN à modulation Sigma-Delta

f Sigma-delta

q²/12Fe

Intégrateur CAN

CNA

x(t) + y(n)

+ -

+Fe/2

-Fe/2 +Fe

-Fe

|E(f)|² q²/12Fe

 Technique du sur-échantillonnage

 SNR_dB = 6,02 N + 1,76 + 10 log M

 avec M = Fe / 2Fs le taux de sur- échantillonnage.

 Modulation sigma-delta

 séparation spectrale du signal et du bruit

 Filtrage numérique passe-bas ou décimateur

(35)

La conversion analogique numérique

CAN flash

ADC performance: State-of-the-art

(36)

Performance parameters

36

 Speed :

• Nyquist sampling rate : F_N

• Bandwidth : BW

• Over Sampling Ratio : OSR

 Accuracy :

• Stated resolution : N

• Signal to Noise and Distortion Ratio : SNDR

• Effective number of bits : ENOB

• Spurious Free Dynamic Range : SFDR

 Power :

• Power consumption : P_diss

• Figure of Merit : FoM ^BW

FoM _ENOBP^diss 2

2 

 BW OSR F^s

 2 BW F_N  2

02 . 6

76 .

1

 SNDR ENOB

[pJ/step]

(37)

Required specifications on the ADC

37

Analog-to-digital converters are key blocks in modern communication systems.

• 80 to 90 dB of SNR

• more than 90dB of SFDR

• 10-100 MHz of Bandwidth

• 0.5 pJ by conversion step

(38)

Bandwidth versus SNDR overview

38

Overview of the last decade ADCs published in ISSCC, VLSI and CICC conferences Req.

Spec.

Electronique des Systèmes d Acquisition