HAL Id: hal-01130365
https://hal.archives-ouvertes.fr/hal-01130365
Submitted on 11 Mar 2015
HAL is a multi-disciplinary open access archive for the deposit and dissemination of sci- entific research documents, whether they are pub- lished or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.
L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.
Mélangeur double-grille et amplificateur filtrant MMIC à 5.8 GHz
Jérôme Tissier, Alain Demange
To cite this version:
Jérôme Tissier, Alain Demange. Mélangeur double-grille et amplificateur filtrant MMIC à 5.8 GHz.
Colloque TAISA’2004, Sep 2004, Lausanne, Suisse. �hal-01130365�
Mélangeur double-grille et amplificateur filtrant MMIC à 5.8 GHz
Jérôme Tissier
Département Electronique et Sciences Physiques ESEO
4 rue Merlet de la Boulaye BP30926 49009 Angers Cedex 01, France
Alain Demange
Département Electronique et Sciences Physiques ESEO
4 rue Merlet de la Boulaye BP30926 49009 Angers Cedex 01, France E-mail : . jerome.tissier@eseo.fr
Résumé
C2 L2
G D
S 2
G D
S 1 P-HEMT 6*50 µm
L1
C1
L3
C3 P-HEMT
6*50 µm LO
RF
IF VGS2
VGS1
VDS2 CP2 RP2
CP1 RP1
LP CP4 CP3
C2 L2
G D
S 2
G D
S 1 P-HEMT 6*50 µm
L1
C1
L3
C3 P-HEMT
6*50 µm LO
RF
IF VGS2
VGS1
VDS2 CP2 RP2
CP1 RP1
LP CP4 CP3
Cet article présente la réalisation, en technologie MMIC sur substrat d’AsGa, de deux circuits , un mélangeur double grille et un amplificateur filtrant à 5. 8 GHz (bande ISM). Pour chaque circuit, un compromis a été recherché entre simplicité et performances dans le but d’obtenir des dispositifs compacts, faciles à intégrer en MMIC et faciles à tester, avec des caractéristiques suffisantes pour une intégration dans une chaîne de réception RF.
1. Introduction
Le développement rapide des services de communications sans fil nécessite des systèmes RF, simples, à bas coût et performants. Un mélangeur double équilibré est fréquemment utilisé dans les systèmes de communication [1] [2] [3]. Les mélangeurs équilibrés ont une meilleure tenue en puissance et des isolations entre accès supérieures à celles des mélangeurs non équilibrés.
De plus, une structure double équilibrée rejète mieux les raies parasites indésirables ainsi que le bruit provenant de l’OL. Par contre, ces structures équilibrées ont besoin d’une puissance d’OL plus grande pour piloter de nombreux éléments non-linéaires et sont souvent très complexes à cause des éléments extérieurs à rajouter comme les baluns, les coupleurs ou bien d’autres encore.
C’est pour cela qu’il est souvent plus pratique d’utiliser un mélangeur à FET double-grille dans des applications où une structure équilibrée est utilisée plus généralement. Bien que les caractéristiques de ce genre de mélangeur ne soient pas si bonnes que celles d’un mélangeur équilibré, la possibilité d’appliquer OL et RF sur des grilles séparées sans l’utilisation de baluns rend le mélangeur à FET double-grille plus facile à implémenter en technologie MMIC avec des performances suffisantes pour une intégration dans une chaîne de réception
2. Mélangeur double-grille
2.1 Topologie utilisée et dessin de masque La topologie utilisée est présentée sur la figure 1.
Figure 1. Topologie de mélangeur double-grille
Un mélangeur à P-HEMT double-grille est réalisé en utilisant deux transistors simple grille P-HEMT montés en cascode. Les éléments de polarisation des deux transistors ainsi que les éléments d’adaptation des accès OL et RF, à savoir C1, L1, C2, L2 sont implémentés directement sur la puce MMIC. Il en est de même pour les éléments d’adaptation de FI (C3 et L3), ce qui est une démarche plutôt nouvelle car, dans la majorité des cas, FI est adaptée à l’extérieur de la puce [4] [5]. Ce mélangeur double-grille a été implémenté sur une puce de 1*1.5 mm² (taille de puce la plus petite à notre disposition) en utilisant la filière technologique sur substrat d’AsGa ED02AH [6]. Le dessin de masque du circuit est présenté figure 2.
Figure 2. Dessin de masque du mélangeur double-grille
2.2 Performances du circuit
Paramètres Conditions Résultats de simulation
Gain de conversion (dB)
fRF = 5.8 GHz fOL = 5.2 GHz POL = 4 dBm PRF = -30dBm
1.6 Isolation
OL-FI (dB)
fRF = 5.8 GHz fFI= 600 MHz POL= 4 dBm
31 Isolation
RF-FI (dB)
fRF = 5.8 GHz fFI= 600 MHz POL= 4 dBm
20 Isolation
OL-RF (dB)
fRF = 5.8 GHz fFI= 600 MHz POL= 4 dBm
12
S11(accès RF) (dB) -22
S22(accès OL) (dB) -11
S33(accès FI) (dB) -13
Point de compression P-1dB :
- en entrée (dBm) - en sortie (dBm)
fRF = 5.8 GHz fFI= 600 MHz
POL= 4 dBm -8.5 -7.7 IP3 en entrée
(dBm)
3
NFSSB (dB)
fRF = 5.8 GHz fFI= 600 MHz POL= 4 dBm
16
Consommation
(mW) VDS2 = 3 V 2.6
Les figures 3, 4 et le tableau qui suivent présentent les résultats de simulation obtenus sous le logiciel ADS [7], en prenant en compte l’ensemble des éléments constituant le dessin de masque, y compris les éléments de connexion (lignes, tés, coudes…), pour simuler un circuit le plus proche possible de la réalité.
Sur la figure 3, nous représentons l’évolution du gain de conversion en fonction de la puissance POL.
-8 -6 -4 -2 0 2 4 6 8
-10 10
-15 -10 -5 0
-20 5
Pol(dBm)
Gain de conversion (dB)
-8 -6 -4 -2 0 2 4 6 8
-10 10
-15 -10 -5 0
-20 5
Pol(dBm)
Gain de conversion (dB)
Figure 3. gain de conversion en fonction de POL
Le gain de conversion est positif à partir de POL = -0.5 dBm et il reste maximum et à peu près constant jusqu’à POL
= 9 dBm. Nous avons choisi de nous placer à POL = 4 dBm, résultat d’un compromis entre gain de conversion maximum, bonnes isolations et puissance de l’OL pas trop élevée.
Sur la figure 4, nous représentons l’évolution du gain de conversion en fonction de la fréquence intermédiaire fFI (fRF
fixé à 5.8 GHz et fOL varie), ceci pour une puissance PRF = - 30 dBm et une puissance POL = 4 dBm.
Figure 4. gain de conversion en fonction de fIF
Avec cette topologie de mélangeur double-grille à base de P-HEMT, nous pouvons obtenir du gain de conversion entre fFI = 500 MHz et fFI = 1250 MHz avec 5.7 dB max à 900 MHz.
Pour la suite, nous nous placerons à fFI = 600 MHz, fréquence nous permettant d’obtenir le meilleur compromis entre un gain de conversion positif et des résultats en termes d’isolation, d’adaptation, de compression, d’IP3 et de bruit satisfaisants. Les résultats de simulation obtenus pour cette fréquence intermédiaire sont résumés table 1.
Table 1.caractéristiques du mélangeur à fIF = 600 MHz
Grâce à ce mélangeur double grille à base de P-HEMT, nous obtenons un gain de conversion égal à 1.6 dB à fFI=600 MHz. La simulation nous donne de bonnes isolations OL-FI et RF-FI (≥20 dB). Le point de compression, au regard de la topologie utilisée, est relativement élevé et conduit à un très bon point d’interception d’ordre 3. Comme nous avons pris en considération les problèmes d’adaptation de chaque accès lors de la conception du dessin de masque, par l’intégration d’éléments passifs supplémentaires, il est normal d’obtenir des valeurs minimales de S11, S22 et S33 faibles à chaque accès, dénotant une bonne adaptation aux fréquences fRF, fOL et fIF. Il est intéressant également de mettre en avant la faible consommation DC de notre mélangeur (de l’ordre de 2.6 mW pour une tension VDS2=3V).
400 600 800 1000 1200 1400
200 1600
-10 -5 0 5
-15 10
freq fFI(MHz)
Gain de conversion (dB)
400 600 800 1000 1200 1400
200 1600
-10 -5 0 5
-15 10
freq fFI(MHz)
Gain de conversion (dB)
Les inconvénients majeurs de cette topologie se situent au niveau de l’isolation OL-RF qui n’est pas très élevée (risque de DC offset) et du facteur de bruit qui n’est pas très bon. Pour améliorer ces caractéristiques, nous avons décidé de combiner filtrage et amplification faible bruit dans un filtre actif.
3. Amplificateur filtrant
A l’inverse du LNA, la fonction de filtrage n’a pas encore véritablement sa version monolithique. C’est pourquoi nous avons décidé d’implémenter sur une même puce des fonctions d’amplification faible bruit et de filtrage.
3.1 Topologie utilisée et dessin de masque
Notre objectif a été de concevoir un amplificateur filtrant avec seulement un transistor (pour limiter la consommation), atteignant 10 dB de gain à 5.8 GHz, avec une bande passante à –3 dB d’environ 1 GHz (notre filtre n’est pas suffisamment sélectif mais, pour des problèmes de sensibilité, nous avons décidé de ne pas optimiser ce paramètre) et avec un facteur de bruit le plus faible possible.
La topologie utilisée est présentée sur la figure 5.
Figure 5. Schéma de l’amplificateur filtrant utilisé
Elle est constituée d’un transistor P-HEMT et de ses éléments de polarisation, ainsi que de deux quadripôles d’adaptation/filtrage en entrée/sortie. Parmi les différentes configurations de quadripôles testées, nous avons retenu un filtre passe bas à l’entrée( composé de C1, L1, C2, L2) et un filtre passe-bande à la sortie (composé de L3, C3, L4, C4).
Nos critères de sélection ont été : la réalisation du gabarit souhaité, la limitation de la complexité et du nombre de composants, la valeur des composants qui doivent être réalisables en technologie monolithique et enfin la limitation du nombre d’inductances spirales et de leur valeur à cause des très fortes pertes qu’elles engendrent et de leur taille prohibitive.
Cet amplificateur filtrant est réalisé, en utilisant la même technologie monolithique que pour le mélangeur [6]. La taille de la puce est toujours 1*1.5 mm². Une photo du circuit, prise lors de sa mesure sous pointes, est présentée sur la figure 6.
Figure 6. Photo de l’amplificateur filtrant
3.2 Résultats de mesure
La figure 7 nous montre une comparaison entre les paramètres S mesurés et simulés. Le P-HEMT est polarisé à VDS = 3 V et VGS = -0.3 V, tant en simulation qu’en mesures.
,,
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation Mesure
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
Mesure
00
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
Mesure
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
Mesure ,,
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation Mesure
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation
4 5 6 7
3 8
-10 0 10
-20 20
freq GHz
dB(S(2,1))
Simulation Mesure
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
Mesure
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
4 5 6 7
3 8
-40 -30 -20 -10
-50 0
freq, GHz dB(S(1,1)) Simulation
Mesure Simulation
Mesure
00
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
Mesure
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
4 5 6 7
3 8
-30 -20 -10
-40
freq, GHz
dB(S(2,2)) Simulation
Mesure Simulation
Mesure
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
Mesure
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
4 5 6 7
3 8
-50 -40 -30
-60 -20
freq, GHz
dB(S(1,2))
Simulation
Mesure Simulation
Mesure G
D S 2 P-HEMT 6*40 µm
L3
C3
C1 L1 IN
OUT CP1 OUT
VGS
RP
VDS LP
CP3
CP2
C2 L2
C4 L4
Figure 7. Paramètres S simulés et mesurés
Nous notons une très bonne concordance entre les résultats simulés et mesurés. Excepté le gain max qui a quelque peu diminué (8 dB mesuré, certainement du à une dérive du process ED02AH [6]), tous les paramètres S mesurés sont équivalents à ceux simulés. En ce qui concerne l’adaptation à l’entrée (S11), l’adaptation à la sortie (S22) et l’isolation (S12), les résultats de mesure sont même meilleurs que ceux de simulation.
Il est à noter qu’en mesurant les 15 puces à notre disposition, nous avons observé une faible dispersion sur les paramètres S, alors que le courant de polarisation IDS
pour le même couple de polarisation (VGS=-0.3 V et VDS = 3 V) variait beaucoup (forte dérive des caractéristiques statiques du P-HEMT). Cela nous a permis de faire chuter la consommation aux alentours de 30 mW pour certaines puces, tout en gardant des résultats en termes de paramètres S tout à fait corrects (nous avions simulé une consommation d’environ 60 mW). Cette valeur peut d’ailleurs être encore diminuée en jouant sur le VDS.
Le point de compression à –1 dB a été mesuré pour une puissance d’entrée d’environ 5 dBm, ce qui démontre un bon comportement linéaire.
Concernant le facteur de bruit à la fréquence centrale (5.8 GHz) il est égal au facteur de bruit minimum de 4 dB, ce qui est relativement bas, même s’il est supérieur à celui d’un LNA classique.
Par la formule de Friis, on calcule un facteur de bruit de l’ensemble amplificateur filtrant/mélangeur double-grille d’environ 8 dB pour un gain de conversion total de 12 dB à fFI = 600 MHz.
4. Conclusions
Dans cet article, deux circuits, un mélangeur actif et un amplificateur filtrant, ont été conçus et implémentés en technologie MMIC. Le mélangeur est un mélangeur à P- HEMT double-grille dont chaque accès est adapté directement sur la puce. De bonnes caractéristiques ont été obtenues, en accord avec ce que l’on était en droit d’attendre avec une telle topologie. Seuls l’isolation OL-RF et le facteur de bruit auront besoin d’être améliorés. Ceci pourra être fait grâce à l’amplificateur filtrant que nous avons conçu, implémenté en technologie MMIC et testé. Il est basé sur une technique classique d’adaptation/filtrage en entrée/sortie d’un transistor. Les résultats de mesures que nous avons obtenus sont tout à fait en accord avec les résultats simulés. De plus, nous avons relevé une faible sensibilité des paramètres S vis à vis des tensions de polarisation et du courant de polarisation IDS, nous permettant de diminuer la consommation tout en conservant un gabarit d’amplificateur filtrant correct.
Grâce à l’amplificateur filtrant, le facteur de bruit du mélangeur a été réduit de 8 dB. Cependant, nous aurons encore à améliorer le gain, le facteur de bruit et à diminuer la bande passante de l’amplificateur filtrant, si nous voulons qu’il puisse se comporter à la fois comme un bon filtre et comme un bon LNA.
La prochaine étape de notre travail va être la mesure du mélangeur actif, le circuit étant de retour de fonderie mais pas encore testé.
Références
[1] J. Reina-Tosina, C. Crespo, J. I. Alonso, F. Pérez, "GaAs MMIC mixer based on the Gilbert cell with HEMTs biased on the subthreshold region", Microwave and Optical Technology Letters, vol. 28, n°4, Feb 2001, pp 241-244.
[2] D. Dubuc, T. Parra, J. Graffeuil, "Original topology of GaAs P-HEMT mixer", GaAs’2000, Paris, Oct 2000, pp 417-420.
[3] Sang-Heung Lee and al., "A 5.8 GHz mixer using SiGe HBT process", GaAs’2003, Munich, Oct 2003, pp 509-512.
[4] Eng Chuan Low and al., "A plastic package GaAs MESFET 5.8 GHz receiver front-end with on-chip matching for ETC", IEEE Transactions on Microwave Theory and Techniques, vol. 48, n°2, Feb 2000, pp 209-213.
[5] Hyun II Kang and al., "An asymmetric GaAs MMIC dual- gate mixer with improved intermodulation characteristics", 1999 MTT-S International Microwave Symposium Digest vol.2 , pp 795-798.
[6] OMMIC, 22 Av. Descartes, BP 15-94454 Limeil-Brevannes Cedex-France.
[7] ADS 2003A (Advanced Design System), Agilent EEsof EDA products, 395 Page Mill Road, Palo Alto, CA 94304, U.S.A.
