• Aucun résultat trouvé

Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance

N/A
N/A
Info
Télécharger
Protected

Academic year: 2021

Partager "Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance"

Copied!
152
0
0

Chargement.... (Voir le texte intégral maintenant)

Texte intégral

Loading

Figure

Figure I-1 : Evolution des technologies CMOS et de puissance en fonction du temps [ 2 ]
Figure I-4 : Anneau de garde entre deux étages d'un circuit intégré de puissance
Figure I-22 : Transistor LDMOS avec protection de la grille par oxyde de champ
Figure I-30 : Comparaison des limites du silicium - compromis R on-sp . / BV DS - des différents transistors LDMOS décrits dans ce chapitre
+7

Références

Télécharger maintenant ( PDF - 152 Page - 3.43 MB )

Outline

c Améliorations de la technologie RESURF b Simulations électriques

Documents relatifs